Please use this identifier to cite or link to this item: https://ri.unsam.edu.ar/handle/123456789/2491
DC FieldValueLanguage
dc.contributor.advisorÁlvarez, Nicolás-
dc.contributor.advisorIzraelevitch, Federico-
dc.contributor.authorRodríguez, Julián Nicolás-
dc.coverage.spatialARG-
dc.coverage.temporal2023-
dc.date.accessioned2024-03-01T20:02:13Z-
dc.date.available2024-03-01-
dc.date.issued2023-
dc.identifier.citationRodríguez, J. N. (2023) Crono TDC : diseño e implementación de un Time to Digital Converter en FPGA. Universidad Nacional de San Martín. Escuela de Ciencia y Tecnología.-
dc.identifier.otherTING ESCYT 2023 RJN-
dc.identifier.urihttp://ri.unsam.edu.ar/handle/123456789/2491-
dc.descriptionProyecto Final Integrador-
dc.description.abstractEn este trabajo se presenta el proyecto Crono TDC, el cual consiste en el diseño, implementación y validación de un Time to Digital Converter (TDC) con la capacidad de medir eventos de hasta 5 ns. Estos dispositivos son utilizados para medir intervalos de tiempo pequeños (en el orden de los nanosegundos o picosegundos). A lo largo del proyecto, se diseñó el Register-Transfer Level (RTL) de un TDC basado en múltiples fases de reloj utilizando circuitos Input SERializer DESErializer (ISERDESE) los cuales son primitivos de la Field Programmable Gate Array (FPGA) en la cual se realizó la implementación. Debido a las características propias de su arquitectura, este TDC puede poseer una gran cantidad de canales. El core se diseñó para ser operado con comandos enviados a través de un puerto serie utilizando un protocolo de entramado determinado. Ciertos parámetros del TDC pueden ser configurados con estos comandos como, por ejemplo, la ventana de tiempo de la medición. Durante el desarrollo del proyecto, se ejecutaron ensayos en los cuales se inyectaron señales conocidas con pulsos de 5 ns en las entradas del TDC y luego se reconstruyeron a partir de la información almacenada en su memoria. En estas pruebas, el TDC se sincronizó con una frecuencia de reloj de 100 MHz, logrando una resolución de 2,5 ns y un error de cuantización de 5 ns. Además, se diseñó un Printed Circuit Board (PCB) con una FPGA XC7A35T-2CSG324I el cual posee 19 canales Low Voltage Differential Signaling (LVDS) expuestos en un conector FPGA Mezzanine Card (FMC) de alta velocidad, dos osciladores de 100 MHz y una interfaz Universal Serial Bus (USB) 2.0. Dicho hardware respeta la especificación CubeSat Kit PCB [1] lo cual sienta las bases para un diseño de TDC que puede ser utilizado en Cubesats.-
dc.formatapplication/pdfes
dc.format.extent147 p.es
dc.language.isospaes
dc.publisherUniversidad Nacional de San Martín. Escuela de Ciencia y Tecnología.es
dc.rightsinfo:eu-repo/semantics/openAccesses
dc.rights.urihttp://creativecommons.org/licenses/by-nc-sa/2.5/ar/es
dc.subjectPROYECTO CRONO TDCes
dc.subjectDISPOSITIVO MEDICIÓN DE TIEMPOes
dc.subjectINTERVALOS DE NANO SEGUNDOSes
dc.subjectCIRCUITOS ISERDESEes
dc.subjectESPECIFICACIÓN CUBESAT KIT PCBes
dc.titleCrono TDC : diseño e implementación de un Time to Digital Converter en FPGA.es
dc.rights.licenseCreative Commons Atribución-NoComercial-CompartirIgual 2.5 Argentina (CC BY-NC-SA 2.5)es
dc.description.versioninfo:eu-repo/semantics/acceptedVersiones
dc.description.filiationFil: Rodríguez, Julián Nicolás. Universidad Nacional de San Martín. Escuela de Ciencia y Tecnología; Buenos Aires, Argentina.-
dc.type.openaireinfo:eu-repo/semantics/bachelorThesises
dc.type.snrdinfo:ar-repo/semantics/trabajo final de gradoes
item.languageiso639-1es-
item.fulltextCon texto completo-
item.grantfulltextopen-
Appears in Collections:Ingeniería Electrónica
Files in This Item:
File SizeFormat
TING ESCYT 2023 RJN.pdf66.85 MBAdobe PDFView/Open
Show simple item record

Page view(s)

29
checked on May 3, 2024

Download(s)

11
checked on May 3, 2024

Google ScholarTM

Check


This item is licensed under a Creative Commons License Creative Commons