Please use this identifier to cite or link to this item:
https://ri.unsam.edu.ar/handle/123456789/2482
DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | Reyes, Benjamín | - |
dc.contributor.advisor | Fernández, Álvaro | - |
dc.contributor.author | Germano, Manuel | - |
dc.coverage.spatial | ARG | - |
dc.coverage.temporal | 2022 | - |
dc.date.accessioned | 2024-02-21T18:21:01Z | - |
dc.date.available | 2024-02-21 | - |
dc.date.issued | 2022 | - |
dc.identifier.citation | Germano, M. (2022) Diseño y Comparación de Amplificadores de Señal Mixta para ADCs de Alta Velocidad en Tecnología CMOS de 65 nm. Universidad Nacional de San Martín. Escuela de Ciencia y Tecnología. | - |
dc.identifier.other | TING ESCYT 2022 GM | - |
dc.identifier.uri | http://ri.unsam.edu.ar/handle/123456789/2482 | - |
dc.description | Proyecto Final Integrador | - |
dc.description.abstract | Las nuevas generaciones de sistemas de comunicaciones digitales demandan conversores analógico-digitales (ADCs) de cada vez mayor precisión debido a la necesidad de incrementar la capacidad de transmisión de datos. Arquitecturas de Registros de Aproximaciones Sucesivas (SAR) son ampliamente utilizadas en los sistemas actuales, pero se vuelven ineficientes para altas resoluciones. Por esta razón, se deben implementar topologías tipo pipeline o SAR-pipelined que implementan sucesivas etapas de digitalización separadas por amplificadores de residuo. Dicho bloque juega un papel fundamental en el desempeño final del ADC, por lo que se requiere que ´este sea de bajo consumo, alta velocidad y no introduzca una componente de ruido significativa. En este Proyecto Final se presenta el diseño esquemático, caracterización y comparación de dos topologías de amplificadores de residuo para su utilización en un ADC de tipo SAR-pipeline de 2 etapas, que trabaja a una frecuencia de 100 MS/s y cuenta con una resolución efectiva de 10 bits. Finalmente, se realizó el diseño de layout de la topología con mejor desempeño para obtener resultados post-layout. El diseño fue realizado en tecnología CMOS de 65 nm. | - |
dc.format | application/pdf | es |
dc.format.extent | 66p. | es |
dc.language.iso | spa | es |
dc.publisher | Universidad Nacional de San Martín. Escuela de Ciencia y Tecnología. | es |
dc.rights | info:eu-repo/semantics/openAccess | es |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-sa/2.5/ar/ | es |
dc.subject | SISTEMAS DE COMUNICACIONES DIGITALES | es |
dc.subject | CONVERSORES ANALÓGICO-DIGITALES | es |
dc.subject | CAPACIDAD DE TRANSMISIÓN DE DATOS | es |
dc.subject | ARQUITECTURAS DE REGISTROS DE APROXIMACIONES SUCESIVAS | es |
dc.subject | TECNOLOGÍA CMOS | es |
dc.title | Diseño y Comparación de Amplificadores de Señal Mixta para ADCs de Alta Velocidad en Tecnología CMOS de 65 nm. | es |
dc.rights.license | Creative Commons Atribución-NoComercial-CompartirIgual 2.5 Argentina (CC BY-NC-SA 2.5) | es |
dc.description.version | info:eu-repo/semantics/acceptedVersion | es |
dc.description.filiation | Fil: Germano, Manuel. Universidad Nacional de San Martín. Escuela de Ciencia y Tecnología; Buenos Aires, Argentina. | - |
dc.type.openaire | info:eu-repo/semantics/bachelorThesis | es |
dc.type.snrd | info:ar-repo/semantics/trabajo final de grado | es |
item.fulltext | Con texto completo | - |
item.languageiso639-1 | es | - |
item.grantfulltext | open | - |
Appears in Collections: | Ingeniería Electrónica |
Files in This Item:
File | Size | Format | |
---|---|---|---|
TING ESCYT 2022 GM.pdf | 1.74 MB | Adobe PDF | View/Open |
This item is licensed under a Creative Commons License